ОПТИМИЗАЦИЯ ЛОГИЧЕСКОЙ СХЕМЫ АВТОМАТА МУРА НА ПРОГРАММИРУЕМОЙ МАТРИЧНОЙ ЛОГИКЕ
Описывается метод уменьшения числа макроячеек программируемой матричной логики (ПМЛ) в логической схеме микропрограммного автомата Мура, основанный на использовании свободных выходов встроенных блоков памяти для представления кодов классов псевдоэквивалентных состояний. Предлагаемый подход позволяет...
Saved in:
| Format: | Article |
|---|---|
| Language: | Russian |
| Published: |
National Academy of Sciences of Belarus, the United Institute of Informatics Problems
2018-11-01
|
| Series: | Informatika |
| Online Access: | https://inf.grid.by/jour/article/view/629 |
| Tags: |
Add Tag
No Tags, Be the first to tag this record!
|
| Summary: | Описывается метод уменьшения числа макроячеек программируемой матричной логики (ПМЛ) в логической схеме микропрограммного автомата Мура, основанный на использовании свободных выходов встроенных блоков памяти для представления кодов классов псевдоэквивалентных состояний. Предлагаемый подход позволяет уменьшить аппаратурные затраты без уменьшения производительности цифровой системы. Приводится пример применения описываемого метода. |
|---|---|
| ISSN: | 1816-0301 |